搜索资源列表
DDS+PLL
- 基于FPGA的新的DDS+PLL时钟发生器-FPGA-based new DDS PLL clock generator
Project1-DDS
- 直接频率和成DDS，可以在Altera的FPGA下载实现-directly into DDS frequency and can be downloaded from Altera FPGA Implementation
DDS+51
- 本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,\"C\"文件夹内,是用于在 51 单片机上运行的 C语言程序, \"Verilog\"文件夹内,是用Verilog语言编写的 FPGA 程序.-this program functions : DDS folder procedures, complete direct digital frequency s
DDS_F_PGA
- DDS的FPGA实现文章 做FPGA和DDS的一参拷-DDS FPGA articles do FPGA and DDS a Senate emboss
dds
- 用FPGA实现DDS,可变频,幅值由硬件完成
FPGA--DDS-PhaseMeasure
- Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
DDS-2
- 用FPGA实现DDS的原理图，结构清晰，采用总线方式与外部单片机通信
DDS
- 用51和 FPGA实现的 DDS的程序
bishe
- DDS(dds)
DDS波形发生器
- DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)
实验二 DDS实验
- FPGA 实验程序 DDS 实验程序(FPGA PROCEDURE SHANDONG UNIVERSITY)
DDS
- 用FPGA实现的DDS，用法简单，波形稳定(DDS is implemented using FPGA)
DDS
- 基于FPGA的DDS正弦信号设计，文件中有源代码(Design of DDS based on FPGA)
DDS
- 用verilog语言，在fpga上实现dds信号发生器，并在vga上显示出来(Verilog realizes DDS Signal Generator)
DDS
- 描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be
DDS
- 可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
DDS1
- 该文件是dds工程，用的是单片机和FPGA开发板组合实现对存储在FPGA中rom里面的波形数据的，调频率（调频范围是1-1MHz），波形在示波器上显示，单片机实现控制字的发送及控制频率，FPGA实现控制字的接收和存储波形数据,输出波形(The file is a DDS project. It is a combination of single chip microcomputer and FPGA development board to realize the amplitude mod
DDS
- DDS FPGA Verilog vhdl
DDS
- 基于FPGA的DDS信号发生器，可产生频率可调的正弦波(DDS signal generator based on FPGA)
verilog实现dds
- 基于FPGA实现信号发生器的的功能，较好的参考资料。(The function of signal generator is realized based on FPGA, which is a good reference.)